加法器

第六讲 组合电路的分析与设计 · 半加器和全加器的Verilog HDL实现