暂无课程咨询信息 [发表课程咨询]
计算机组成原理 电子科技大学
- 内容简介:
- 计算机组成原理是本科计算机科学与技术专业的学科基础课，重点讲授计算机系统的硬件组成，及其主要功能子系统的基本原理和逻辑设计，内容安排遵照本科教学大纲，兼顾硕士生入学专业课考试，有助于培养学习者计算机硬件系统的分析和设计能力，给参加与本课程相关考试的学习者插上翅膀，如虎添翼。
- 价格:
- 免费
课程介绍
| 第1单元 计算机系统概述 | 1.1 计算机的概念和类型 | 1.1.1 计算机的基本概念 |
| 第1单元 计算机系统概述 | 1.1 计算机的概念和类型 | 1.1.2 计算机的主要特点 |
| 第1单元 计算机系统概述 | 1.1 计算机的概念和类型 | 1.1.3 计算机的几种类型 |
| 第1单元 计算机系统概述 | 1.2 计算机的诞生与发展 | 1.2.1 冯诺依曼体系 |
| 第1单元 计算机系统概述 | 1.2 计算机的诞生与发展 | 1.2.2 计算机的发展历程 |
| 第1单元 计算机系统概述 | 1.3 计算机系统的层次结构 | 1.3.1 计算机的结构模型 |
| 第1单元 计算机系统概述 | 1.3 计算机系统的层次结构 | 1.3.2 微机与小型机的硬件架构 |
| 第1单元 计算机系统概述 | 1.3 计算机系统的层次结构 | 1.3.3 超级计算机(超算)的硬件架构 |
| 第1单元 计算机系统概述 | 1.3 计算机系统的层次结构 | 1.3.4 多处理机系统的特点 |
| 第1单元 计算机系统概述 | 1.3 计算机系统的层次结构 | 1.3.5 软硬件层次与逻辑等价性 |
| 第1单元 计算机系统概述 | 1.4 计算机的性能评价指标 | 1.4.1 基本字长与运算速度 |
| 第1单元 计算机系统概述 | 1.4 计算机的性能评价指标 | 1.4.2 带宽与存储器容量 |
| 第1单元 计算机系统概述 | 1.4 计算机的性能评价指标 | 1.4.3 性能指标计算举例 |
| 第2单元 数据的表示、运算与校验 | 2.1 数值型数据的表示 | 2.1.1 进位计数制 |
| 第2单元 数据的表示、运算与校验 | 2.1 数值型数据的表示 | 2.1.2 数制转换举例 |
| 第2单元 数据的表示、运算与校验 | 2.1 数值型数据的表示 | 2.1.3.1 带符号数的表示-原码、反码与补码 |
| 第2单元 数据的表示、运算与校验 | 2.1 数值型数据的表示 | 2.1.3.2 带符号数的表示-补码转换与变补运算 |
| 第2单元 数据的表示、运算与校验 | 2.1 数值型数据的表示 | 2.1.3.3 带符号数的表示-原码、反码与补码的真值对比 |
| 第2单元 数据的表示、运算与校验 | 2.1 数值型数据的表示 | 2.1.4 移码的表示规则 |
| 第2单元 数据的表示、运算与校验 | 2.1 数值型数据的表示 | 2.1.5 定点数的表示 |
| 第2单元 数据的表示、运算与校验 | 2.1 数值型数据的表示 | 2.1.6.1 浮点数的表示-基本原理与格式模型 |
| 第2单元 数据的表示、运算与校验 | 2.1 数值型数据的表示 | 2.1.6.2 浮点数的表示-尾数的规格化 |
| 第2单元 数据的表示、运算与校验 | 2.1 数值型数据的表示 | 2.1.6.3 浮点数的表示-数据的极值与精度 |
| 第2单元 数据的表示、运算与校验 | 2.1 数值型数据的表示 | 2.1.6.4 浮点数的表示-IEEE754格式的浮点数 |
| 第2单元 数据的表示、运算与校验 | 2.2 字符型数据的表示 | 2.2.1 字符的ASCII编码 |
| 第2单元 数据的表示、运算与校验 | 2.2 字符型数据的表示 | 2.2.2 中文汉字的编码 |
| 第2单元 数据的表示、运算与校验 | 2.3 运算方法 | 2.3.1 定点数的加减-算法规则 |
| 第2单元 数据的表示、运算与校验 | 2.3 运算方法 | 2.3.2.1 定点数的溢出判断-数符判别规则 |
| 第2单元 数据的表示、运算与校验 | 2.3 运算方法 | 2.3.2.2 定点数的溢出判断-进位判别规则 |
| 第2单元 数据的表示、运算与校验 | 2.3 运算方法 | 2.3.2.3 定点数的溢出判断-双符号位判别规则 |
| 第2单元 数据的表示、运算与校验 | 2.3 运算方法 | 2.3.3 定点数的移位操作 |
| 第2单元 数据的表示、运算与校验 | 2.3 运算方法 | 2.3.4 定点数的数据位舍入 |
| 第2单元 数据的表示、运算与校验 | 2.3 运算方法 | 2.3.5.1 定点数的乘法-手工算式 |
| 第2单元 数据的表示、运算与校验 | 2.3 运算方法 | 2.3.5.2 定点数的乘法-原码一位乘 |
| 第2单元 数据的表示、运算与校验 | 2.3 运算方法 | 2.3.6 定点数的除法原理 |
| 第2单元 数据的表示、运算与校验 | 2.3 运算方法 | 2.3.7 浮点数的加减 |
| 第2单元 数据的表示、运算与校验 | 2.3 运算方法 | 2.3.8 浮点数的乘法 |
| 第2单元 数据的表示、运算与校验 | 2.3 运算方法 | 2.3.9 浮点数的除法 |
| 第2单元 数据的表示、运算与校验 | 2.4 常用的数据校验方法 | 2.4.1 奇偶校验 |
| 第2单元 数据的表示、运算与校验 | 2.4 常用的数据校验方法 | 2.4.2.1 海明校验-编码原理 |
| 第2单元 数据的表示、运算与校验 | 2.4 常用的数据校验方法 | 2.4.2.2 海明校验-检错与纠错 |
| 第2单元 数据的表示、运算与校验 | 2.4 常用的数据校验方法 | 2.4.3.1 CRC-编码方法 |
| 第2单元 数据的表示、运算与校验 | 2.4 常用的数据校验方法 | 2.4.3.2 CRC-余数与生成多项式 |
| 第2单元 数据的表示、运算与校验 | 2.4 常用的数据校验方法 | 2.4.3.3 CRC-检错和纠错 |
| 第3单元 CPU子系统 | 3.1 CPU概述 | 3.1.1.1 CPU的基本结构-总体模型 |
| 第3单元 CPU子系统 | 3.1 CPU概述 | 3.1.1.2 CPU的基本结构-运算与缓存部件 |
| 第3单元 CPU子系统 | 3.1 CPU概述 | 3.1.1.3 CPU的基本结构-寄存器组 |
| 第3单元 CPU子系统 | 3.1 CPU概述 | 3.1.1.4 CPU的基本结构-控制与时序部件 |
| 第3单元 CPU子系统 | 3.1 CPU概述 | 3.1.2 CPU的功能与控制方式 |
| 第3单元 CPU子系统 | 3.1 CPU概述 | 3.1.3 CPU的外部连接与IO任务 |
| 第3单元 CPU子系统 | 3.1 CPU概述 | 3.1.4 国内外CPU的发展概况 |
| 第3单元 CPU子系统 | 3.2 指令系统 | 3.2.0 指令系统相关概念 |
| 第3单元 CPU子系统 | 3.2 指令系统 | 3.2.1 CISC与RISC指令集 |
| 第3单元 CPU子系统 | 3.2 指令系统 | 3.2.2.1 指令格式-字长与操作码 |
| 第3单元 CPU子系统 | 3.2 指令系统 | 3.2.2.2 指令格式-地址结构 |
| 第3单元 CPU子系统 | 3.2 指令系统 | 3.2.2.3 指令格式-涉及到的数据类型 |
| 第3单元 CPU子系统 | 3.2 指令系统 | 3.2.3.1 寻址方式-立即寻址和直接寻址 |
| 第3单元 CPU子系统 | 3.2 指令系统 | 3.2.3.2 寻址方式-间接寻址 |
| 第3单元 CPU子系统 | 3.2 指令系统 | 3.2.3.3 寻址方式-基址和变址寻址 |
| 第3单元 CPU子系统 | 3.2 指令系统 | 3.2.3.4 寻址方式-PC相对寻址和页面寻址 |
| 第3单元 CPU子系统 | 3.2 指令系统 | 3.2.3.5 寻址方式-指令中的隐含说明方法 |
| 第3单元 CPU子系统 | 3.2 指令系统 | 3.2.4.1 指令类型与功能-数据传输类指令 |
| 第3单元 CPU子系统 | 3.2 指令系统 | 3.2.4.2 指令类型与功能-IO操作类指令 |
| 第3单元 CPU子系统 | 3.2 指令系统 | 3.2.4.3 指令类型与功能-运算、控制及系统类指令 |
| 第3单元 CPU子系统 | 3.3 MIPS32指令集 | 3.3.1 指令设计原则 |
| 第3单元 CPU子系统 | 3.3 MIPS32指令集 | 3.3.2.1 指令格式-总体架构 |
| 第3单元 CPU子系统 | 3.3 MIPS32指令集 | 3.3.2.2 指令格式-R型、I型和J型 |
| 第3单元 CPU子系统 | 3.3 MIPS32指令集 | 3.3.3.1 寻址方式-立即寻址与寄存器寻址 |
| 第3单元 CPU子系统 | 3.3 MIPS32指令集 | 3.3.3.2 寻址方式-基址寻址 |
| 第3单元 CPU子系统 | 3.3 MIPS32指令集 | 3.3.3.3 MIPS32的寻址方式-PC相对寻址与伪直接寻址 |
| 第3单元 CPU子系统 | 3.3 MIPS32指令集 | 3.3.4.1 编码与功能解析-R型指令 |
| 第3单元 CPU子系统 | 3.3 MIPS32指令集 | 3.3.4.2.1 编码与功能解析-I型指令(运算类) |
| 第3单元 CPU子系统 | 3.3 MIPS32指令集 | 3.3.4.2.2 编码与功能解析-I型指令(访存与数位设置类) |
| 第3单元 CPU子系统 | 3.3 MIPS32指令集 | 3.3.4.2.3 编码与功能解析-I型指令(条件分支类) |
| 第3单元 CPU子系统 | 3.3 MIPS32指令集 | 3.3.4.3 编码与功能解析-J型指令 |
| 第3单元 CPU子系统 | 3.3 MIPS32指令集 | 3.3.5 指令类型与寻址方式的对应 |
| 第3单元 CPU子系统 | 3.4 CPU设计-预备知识 | 3.4.0 单周期和多周期CPU |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.1 部件分析(1)-1寄存器堆 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.1 部件分析(1)-2指令和数据存储器 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.1 部件分析(1)-3特殊寄存器 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.1 部件分析(2)-运算部件 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.1 部件分析(3)-预处理部件 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.1 部件分析(4)-多路选择器 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.2.1 数据通路-基本思路 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.2.2 数据通路-取指令 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.2.3 数据通路-R型指令 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.2.4 数据通路-I型指令-立即数类 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.2.4 数据通路-I型指令-访存类 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.2.4 数据通路-I型指令-分支类 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.2.5 数据通路-J型指令 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.3.1 通路合并-操作码和寄存器堆 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.3.2 通路合并-ALU |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.3.3 通路合并-非转移型R和I型访存 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.4.1 通路验证-非转移型R指令 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.4.2 通路验证-I型运算类指令 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.4.3 通路验证-I型访存类指令 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.5 数据通路-转移型指令的PC通路 |
| 第3单元 CPU子系统 | 3.4.1 MIPS32单周期CPU-数据通路 | 3.4.1.6 单周期CPU数据通路 |
| 第3单元 CPU子系统 | 3.4.2 MIPS32单周期CPU-控制系统 | 3.4.2.0 控制系统-组合逻辑与微程序 |
| 第3单元 CPU子系统 | 3.4.2 MIPS32单周期CPU-控制系统 | 3.4.2.1.1 控制系统-相关的控制信号 |
| 第3单元 CPU子系统 | 3.4.2 MIPS32单周期CPU-控制系统 | 3.4.2.1.2 控制系统-总体结构 |
| 第3单元 CPU子系统 | 3.4.2 MIPS32单周期CPU-控制系统 | 3.4.2.2 ALU的两级译码控制 |
| 第3单元 CPU子系统 | 3.4.2 MIPS32单周期CPU-控制系统 | 3.4.2.3.1 ALU控制器-输入输出信号 |
| 第3单元 CPU子系统 | 3.4.2 MIPS32单周期CPU-控制系统 | 3.4.2.3.2 ALU控制器-真值表 |
| 第3单元 CPU子系统 | 3.4.2 MIPS32单周期CPU-控制系统 | 3.4.2.3.3 ALU控制器-组合逻辑电路 |
| 第3单元 CPU子系统 | 3.4.2 MIPS32单周期CPU-控制系统 | 3.4.2.3.4 ALU控制器-阶段性整合结果 |
| 第3单元 CPU子系统 | 3.4.2 MIPS32单周期CPU-控制系统 | 3.4.2.4.1 主控单元-输出的控制信号 |
| 第3单元 CPU子系统 | 3.4.2 MIPS32单周期CPU-控制系统 | 3.4.2.4.2 主控单元-分支指令的控制 |
| 第3单元 CPU子系统 | 3.4.2 MIPS32单周期CPU-控制系统 | 3.4.2.4.3 主控单元-两级控制模式 |
| 第3单元 CPU子系统 | 3.4.2 MIPS32单周期CPU-控制系统 | 3.4.2.4.4 主控单元-真值表 |
| 第3单元 CPU子系统 | 3.4.2 MIPS32单周期CPU-控制系统 | 3.4.2.4.5 主控单元-组合逻辑电路 |
| 第3单元 CPU子系统 | 3.4.2 MIPS32单周期CPU-控制系统 | 3.4.2.5 控制系统-整合的最终设计结果 |
| 第3单元 CPU子系统 | 3.4.3 MIPS32单周期CPU-指令周期分析 | 3.4.3.0 指令周期与时钟周期 |
| 第3单元 CPU子系统 | 3.4.3 MIPS32单周期CPU-指令周期分析 | 3.4.3.1.1 R型指令执行时间 |
| 第3单元 CPU子系统 | 3.4.3 MIPS32单周期CPU-指令周期分析 | 3.4.3.1.2 I型取数指令执行时间 |
| 第3单元 CPU子系统 | 3.4.3 MIPS32单周期CPU-指令周期分析 | 3.4.3.1.3 I型存数指令执行时间 |
| 第3单元 CPU子系统 | 3.4.3 MIPS32单周期CPU-指令周期分析 | 3.4.3.1.4 I型分支指令执行时间 |
| 第3单元 CPU子系统 | 3.4.3 MIPS32单周期CPU-指令周期分析 | 3.4.3.2 单周期CPU-时钟周期计算结果 |
| 第3单元 CPU子系统 | 3.4.3 MIPS32单周期CPU-指令周期分析 | 3.4.3.3 单周期CPU-特性与改进方向 |
| 第3单元 CPU子系统 | 3.5.1 MIPS32多周期CPU-数据通路 | 3.5.1.0 结构特点与设计思路 |
| 第3单元 CPU子系统 | 3.5.1 MIPS32多周期CPU-数据通路 | 3.5.1.1.1 R型指令-数据通路 |
| 第3单元 CPU子系统 | 3.5.1 MIPS32多周期CPU-数据通路 | 3.5.1.1.2 R型指令-执行步骤 |
| 第3单元 CPU子系统 | 3.5.1 MIPS32多周期CPU-数据通路 | 3.5.1.2 I型取数指令-数据通路和执行步骤 |
| 第3单元 CPU子系统 | 3.5.1 MIPS32多周期CPU-数据通路 | 3.5.1.3 I型存数指令-数据通路和执行步骤 |
| 第3单元 CPU子系统 | 3.5.1 MIPS32多周期CPU-数据通路 | 3.5.1.4 I型分支指令-数据通路和执行步骤 |
| 第3单元 CPU子系统 | 3.5.1 MIPS32多周期CPU-数据通路 | 3.5.1.5 J型跳转指令-结构和执行步骤 |
| 第3单元 CPU子系统 | 3.5.1 MIPS32多周期CPU-数据通路 | 3.5.1.6 多周期CPU初始数据通路 |
| 第3单元 CPU子系统 | 3.5.1 MIPS32多周期CPU-数据通路 | 3.5.1.7 多周期CPU数据通路整合 |
| 第3单元 CPU子系统 | 3.5.2 MIPS32多周期CPU-控制系统 | 3.5.2 多周期CPU数据通路的控制信号分析 |
| 第3单元 CPU子系统 | 3.5.2 MIPS32多周期CPU-控制系统 | 3.5.2.1 整理各类控制信号 |
| 第3单元 CPU子系统 | 3.5.2 MIPS32多周期CPU-控制系统 | 3.5.2.2.1 R型指令控制信号 |
| 第3单元 CPU子系统 | 3.5.2 MIPS32多周期CPU-控制系统 | 3.5.2.2.2 I型取数指令控制信号 |
| 第3单元 CPU子系统 | 3.5.2 MIPS32多周期CPU-控制系统 | 3.5.2.2.3 I型存数指令控制信号 |
| 第3单元 CPU子系统 | 3.5.2 MIPS32多周期CPU-控制系统 | 3.5.2.2.4 I型分支指令控制信号 |
| 第3单元 CPU子系统 | 3.5.2 MIPS32多周期CPU-控制系统 | 3.5.2.2.5 I型运算指令控制信号 |
| 第3单元 CPU子系统 | 3.5.2 MIPS32多周期CPU-控制系统 | 3.5.2.2.6 J型跳转指令控制信号 |
| 第3单元 CPU子系统 | 3.5.2 MIPS32多周期CPU-控制系统 | 3.5.2.3.1 指令流程的综合与归并 |
| 第3单元 CPU子系统 | 3.5.2 MIPS32多周期CPU-控制系统 | 3.5.2.3.2 指令周期的状态迁移 |
| 第3单元 CPU子系统 | 3.5.2 MIPS32多周期CPU-控制系统 | 3.5.2.4 多周期CPU控制系统的总体结构 |
| 第3单元 CPU子系统 | ---Part 1：组合逻辑控制模式 | 3.5.2.5.1 组合逻辑控制系统概要 |
| 第3单元 CPU子系统 | ---Part 1：组合逻辑控制模式 | 3.5.2.5.2 组合逻辑控制系统细化 |
| 第3单元 CPU子系统 | ---Part 1：组合逻辑控制模式 | 3.5.2.5.3 控制部件的设计与系统整合 |
| 第3单元 CPU子系统 | ---Part 2：微程序控制模式 | 3.5.2.6.1 微程序控制方式原理 |
| 第3单元 CPU子系统 | ---Part 2：微程序控制模式 | 3.5.2.6.2 微程序控制系统结构方案 |
| 第3单元 CPU子系统 | ---Part 2：微程序控制模式 | 3.5.2.6.3 微程序的设计和存储思路 |
| 第3单元 CPU子系统 | ---Part 2：微程序控制模式 | 3.5.2.6.4 控制信号和微指令格式 |
| 第3单元 CPU子系统 | ---Part 2：微程序控制模式 | 3.5.2.6.5 微指令编码与存储 |
| 第3单元 CPU子系统 | ---Part 2：微程序控制模式 | 3.5.2.6.6 微地址形成电路方案 |
| 第3单元 CPU子系统 | ---Part 2：微程序控制模式 | 3.5.2.6.7 微命令译码控制电路 |
| 第3单元 CPU子系统 | ---Part 2：微程序控制模式 | 3.5.2.6.8 微程序控制系统总结 |
| 第3单元 CPU子系统 | 3.5.3 MIPS32多周期CPU-指令周期分析 | 3.5.3.1 多周期CPU的指令周期分析 |
| 第3单元 CPU子系统 | 3.6 CPU的高级技术简介 | 3.6.1.1 流水线的概念和原理 |
| 第3单元 CPU子系统 | 3.6 CPU的高级技术简介 | 3.6.1.2 流水线的时空关系及特性 |
| 第3单元 CPU子系统 | 3.6 CPU的高级技术简介 | 3.6.1.3 流水线的类型 |
| 第3单元 CPU子系统 | 3.6 CPU的高级技术简介 | 3.6.1.4 流水线的性能评价指标 |
| 第3单元 CPU子系统 | 3.6 CPU的高级技术简介 | 3.6.1.5 超标量和超流水 |
| 第3单元 CPU子系统 | 3.6 CPU的高级技术简介 | 3.6.2 SMT与超线程 |
| 第3单元 CPU子系统 | 3.6 CPU的高级技术简介 | 3.6.3 多核技术 |
| 第4单元 存储子系统 | 4.1 存储子系统概述 | 4.1.1 计算机的存储体系 |
| 第4单元 存储子系统 | 4.1 存储子系统概述 | 4.1.2 存储器的各种类型 |
| 第4单元 存储子系统 | 4.1 存储子系统概述 | 4.1.3 存储器的主要技术指标 |
| 第4单元 存储子系统 | 4.2 半导体存储原理及芯片 | 4.2.1 半导体存储技术概要 |
| 第4单元 存储子系统 | 4.2 半导体存储原理及芯片 | 4.2.2 TTL型静态存储单元及芯片 |
| 第4单元 存储子系统 | 4.2 半导体存储原理及芯片 | 4.2.3 MOS型静态存储单元及芯片 |
| 第4单元 存储子系统 | 4.2 半导体存储原理及芯片 | 4.2.4 MOS型四管动态存储单元 |
| 第4单元 存储子系统 | 4.2 半导体存储原理及芯片 | 4.2.5 MOS型单管动态存储单元及芯片 |
| 第4单元 存储子系统 | 4.2 半导体存储原理及芯片 | 4.2.6 只读型半导体存储芯片介绍 |
| 第4单元 存储子系统 | 4.3 半导体存储器的逻辑设计 | 4.3.1 存储器的逻辑设计-例1 |
| 第4单元 存储子系统 | 4.3 半导体存储器的逻辑设计 | 4.3.2 存储器的逻辑设计-例2 |
| 第4单元 存储子系统 | 4.3 半导体存储器的逻辑设计 | 4.3.3 主存的连接及芯片技术介绍 |
| 第4单元 存储子系统 | 4.3 半导体存储器的逻辑设计 | 4.3.4 动态存储器的刷新 |
| 第4单元 存储子系统 | 4.3 半导体存储器的逻辑设计 | 4.3.5 主存的校验方法 |
| 第4单元 存储子系统 | 4.4 磁表面存储原理与磁盘 | 4.4.1 磁存储的基本原理 |
| 第4单元 存储子系统 | 4.4 磁表面存储原理与磁盘 | 4.4.2 典型的磁记录编码方式 |
| 第4单元 存储子系统 | 4.4 磁表面存储原理与磁盘 | 4.4.3 磁盘的结构概况 |
| 第4单元 存储子系统 | 4.4 磁表面存储原理与磁盘 | 4.4.4 信息分布与寻址操作 |
| 第4单元 存储子系统 | 4.4 磁表面存储原理与磁盘 | 4.4.5 存储容量与带宽计算 |
| 第4单元 存储子系统 | 4.4 磁表面存储原理与磁盘 | 4.4.6 硬盘的校验和发展趋势 |
| 第4单元 存储子系统 | 4.5 光存储原理及光盘和光驱 | 4.5.1 光学存储原理 |
| 第4单元 存储子系统 | 4.5 光存储原理及光盘和光驱 | 4.5.2 光盘存储器 |
| 第4单元 存储子系统 | 4.5 光存储原理及光盘和光驱 | 4.5.3 光驱及其接口标准 |
| 第4单元 存储子系统 | 4.6 存储系统的性能改进措施 | 4.6.1.1 CACHE设置原因、前提和地址映射 |
| 第4单元 存储子系统 | 4.6 存储系统的性能改进措施 | 4.6.1.2 主存-Cache的直接映射 |
| 第4单元 存储子系统 | 4.6 存储系统的性能改进措施 | 4.6.1.3 主存-Cache的全相联映射 |
| 第4单元 存储子系统 | 4.6 存储系统的性能改进措施 | 4.6.1.4 主存-Cache的组相联映射 |
| 第4单元 存储子系统 | 4.6 存储系统的性能改进措施 | 4.6.1.5 组相联地址映射举例 |
| 第4单元 存储子系统 | 4.6 存储系统的性能改进措施 | 4.6.1.6 数据块的替换与读写规则 |
| 第4单元 存储子系统 | 4.6 存储系统的性能改进措施 | 4.6.2.1 虚拟存储器-基本概念 |
| 第4单元 存储子系统 | 4.6 存储系统的性能改进措施 | 4.6.2.2 虚拟存储器-页式 |
| 第4单元 存储子系统 | 4.6 存储系统的性能改进措施 | 4.6.2.3 虚拟存储器-段式 |
| 第4单元 存储子系统 | 4.6 存储系统的性能改进措施 | 4.6.2.4 虚拟存储器-段页式 |
| 第4单元 存储子系统 | 4.6 存储系统的性能改进措施 | 4.6.2.5 虚拟存储器-计算举例[考研原题] |
| 第4单元 存储子系统 | 4.6 存储系统的性能改进措施 | 4.6.3 双端口存储器 |
| 第4单元 存储子系统 | 4.6 存储系统的性能改进措施 | 4.6.4 并行存储器 |
| 第4单元 存储子系统 | 4.6 存储系统的性能改进措施 | 4.6.5 联想存储器 |
| 第5单元 总线与I/O子系统 | 5.1 I/O子系统概述 | 5.1.1 接口的功能和编址方式 |
| 第5单元 总线与I/O子系统 | 5.1 I/O子系统概述 | 5.1.2 接口的类型 |
| 第5单元 总线与I/O子系统 | 5.1 I/O子系统概述 | 5.1.3 IO工作模式 |
| 第5单元 总线与I/O子系统 | 5.2 总线 | 5.2.1 总线的特性与分类 |
| 第5单元 总线与I/O子系统 | 5.2 总线 | 5.2.2 总线标准和规范 |
| 第5单元 总线与I/O子系统 | 5.2 总线 | 5.2.3 频率与周期操作-R |
| 第5单元 总线与I/O子系统 | 5.2 总线 | 5.2.4 时序和控制 |
| 第5单元 总线与I/O子系统 | 5.2 总线 | 5.2.5 总线的仲裁方式 |
| 第5单元 总线与I/O子系统 | 5.2 总线 | 5.2.6 PCI总线简介 |
| 第5单元 总线与I/O子系统 | 5.3 直接程序传送模式（PIO） | 5.3.1 直接程序传送(PIO) |
| 第5单元 总线与I/O子系统 | 5.4 中断模式与接口 | 5.4.1 中断的概念和过程 |
| 第5单元 总线与I/O子系统 | 5.4 中断模式与接口 | 5.4.2 中断的实质特征 |
| 第5单元 总线与I/O子系统 | 5.4 中断模式与接口 | 5.4.3 典型应用与软硬件组织 |
| 第5单元 总线与I/O子系统 | 5.4 中断模式与接口 | 5.4.4 中断的类型 |
| 第5单元 总线与I/O子系统 | 5.4 中断模式与接口 | 5.4.5 中断信号产生与传递 |
| 第5单元 总线与I/O子系统 | 5.4 中断模式与接口 | 5.4.6 中断的优先级仲裁 |
| 第5单元 总线与I/O子系统 | 5.4 中断模式与接口 | 5.4.7 中断服务程序入口地址 |
| 第5单元 总线与I/O子系统 | 5.4 中断模式与接口 | 5.4.8 中断隐指令操作 |
| 第5单元 总线与I/O子系统 | 5.4 中断模式与接口 | 5.4.9 中断的响应过程 |
| 第5单元 总线与I/O子系统 | 5.4 中断模式与接口 | 5.4.10 中断接口模型 |
| 第5单元 总线与I/O子系统 | 5.4 中断模式与接口 | 5.4.11 中断接口设计 |
| 第5单元 总线与I/O子系统 | 5.5 DMA传输模式 | 5.5.1 DMA-概念和特点 |
| 第5单元 总线与I/O子系统 | 5.5 DMA传输模式 | 5.5.2 DMA-控制器与接口连接模式 |
| 第5单元 总线与I/O子系统 | 5.5 DMA传输模式 | 5.5.3 DMA-控制器和接口功能 |
| 第5单元 总线与I/O子系统 | 5.5 DMA传输模式 | 5.5.4 DMA-控制器基本结构 |
| 第5单元 总线与I/O子系统 | 5.5 DMA传输模式 | 5.5.5 DMA-I/O操作的控制过程 |
| 第5单元 总线与I/O子系统 | 5.5 DMA传输模式 | 5.5.6 DMA模式下的磁盘接口 |
| 第5单元 总线与I/O子系统 | 5.5 DMA传输模式 | 5.5.7 磁盘的DMA操作举例 |
| 第5单元 总线与I/O子系统 | 5.6 IOP与PPU模式 | 5.6.1 IOP和PPU的概念 |
| 第5单元 总线与I/O子系统 | 5.6 IOP与PPU模式 | 5.6.2 选择型和多路型通道 |
| 第5单元 总线与I/O子系统 | 5.6 IOP与PPU模式 | 5.6.3 通道的传输特性比较 |
| 第5单元 总线与I/O子系统 | 5.6 IOP与PPU模式 | 5.6.4 通道的总体结构 |
| 第5单元 总线与I/O子系统 | 5.6 IOP与PPU模式 | 5.6.5 通道的核心功能部件 |
| 第5单元 总线与I/O子系统 | 5.6 IOP与PPU模式 | 5.6.6 通道的工作过程 |
| 第5单元 总线与I/O子系统 | 5.6 IOP与PPU模式 | 5.6.7 IOP和PPU特点总结 |
| 第6单元 I/O设备及其接口 | 6.1 I/O设备简介 | 6.1.1 IO设备概述 |
| 第6单元 I/O设备及其接口 | 6.2 键盘及其工作原理 | 6.2.1 键盘概述 |
| 第6单元 I/O设备及其接口 | 6.2 键盘及其工作原理 | 6.2.2 软件扫描键盘工作原理 |
| 第6单元 I/O设备及其接口 | 6.3 显示器件及其接口 | 6.3.1 显示系统基本概念 |
| 第6单元 I/O设备及其接口 | 6.3 显示器件及其接口 | 6.3.2 显存的作用和容量 |
| 第6单元 I/O设备及其接口 | 6.3 显示器件及其接口 | 6.3.3 显示模式与地址组织 |
| 第6单元 I/O设备及其接口 | 6.3 显示器件及其接口 | 6.3.4 字符模式与图像模式 |
| 第6单元 I/O设备及其接口 | 6.3 显示器件及其接口 | 6.3.5 显示器与适配器 |
| 第6单元 I/O设备及其接口 | 6.4 打印设备及其接口 | 6.4.1 打印设备总揽 |
课程参数
课程评论
暂无课程评论信息 [发表课程评论]
课程咨询