暂无课程咨询信息 [发表课程咨询]
数字逻辑设计及应用 电子科技大学
- 内容简介:
- 当你惬意地使用手机、数码照相机、摄像机等电子设备，或畅游于网络、欣赏各种高清影视节目的时候，你已经在与数字逻辑技术打交道了。想系统学习数字逻辑技术知识，并亲身体验其技术威力吗？那么，来吧！我们在真实的“01”世界中等你，让我们一起征战于梦幻般的“数字帝国”！
- 价格:
- 免费
课程介绍
| 第一章 绪论 | 1.1 课程简介 | 1.1 课程简介 |
| 第一章 绪论 | 1.2 模拟与数字 | 教学视频 |
| 第一章 绪论 | 1.3 数字技术 | 教学视频 |
| 第二章 数制与编码 | 2.1 数制转换 | 教学视频 |
| 第二章 数制与编码 | 2.2 二进制的算术运算 | 教学视频 |
| 第二章 数制与编码 | 2.3 符号数的表示 | 教学视频 |
| 第二章 数制与编码 | 2.4 二进制补码的加法和减法 | 教学视频 |
| 第二章 数制与编码 | 2.5 信息的二进制编码 | 教学视频 |
| 第二章 数制与编码 | 2.6 格雷码和检错纠错码 | 教学视频 |
| 第五章 硬件描述语言HDL | 5.1 FPGA及HDL简介 | 5.1.1硬件描述语言FPGA |
| 第五章 硬件描述语言HDL | 5.1 FPGA及HDL简介 | 5.1.2硬件描述语言HDL |
| 第五章 硬件描述语言HDL | 5.1 FPGA及HDL简介 | 5.1.3ISE简介 |
| 第五章 硬件描述语言HDL | 5.2 Verilog HDL | 5.2.1Verilog HDL基本结构 |
| 第五章 硬件描述语言HDL | 5.2 Verilog HDL | 5.2.2 数据类型及常量、变量 |
| 第五章 硬件描述语言HDL | 5.2 Verilog HDL | 5.2 HDL |
| 第五章 硬件描述语言HDL | 5.2 Verilog HDL | 5.2.3 运算符 |
| 第五章 硬件描述语言HDL | 5.2 Verilog HDL | 5.2.4.1.赋值语句和块语句 |
| 第五章 硬件描述语言HDL | 5.2 Verilog HDL | 5.2.4.2.条件语句 |
| 第五章 硬件描述语言HDL | 5.2 Verilog HDL | 5.2.4.3.结构说明语句 |
| 第五章 硬件描述语言HDL | 5.2 Verilog HDL | 5.2.4.4.编译预处理语句 |
| 第五章 硬件描述语言HDL | 5.3 组合电路设计 | 组合电路设计 |
| 第五章 硬件描述语言HDL | 5.4 时序电路设计 | 时序电路设计 |
| 第三章 数字电路 | 3.1 数字系统的逻辑实现 | 3.1 教学视频 |
| 第三章 数字电路 | 3.2 开关电路与CMOS结构 | 3.2 教学视频 |
| 第三章 数字电路 | 3.3 CMOS结构的扩展 | 3.3 教学视频 |
| 第三章 数字电路 | 3.4 电压与电流的容限设置 | 3.4 教学视频 |
| 第三章 数字电路 | 3.5 集成电路的设计规范 | 3.5 教学视频 |
| 第三章 数字电路 | 3.6 片内的最大集成设计 | 3.6 教学视频 |
| 第三章 数字电路 | 3.7 信号传输延迟与功耗 | 3.7 教学视频 |
| 第三章 数字电路 | 3.8 集成块输入端口设计 | 3.8 教学视频 |
| 第三章 数字电路 | 3.9 集成块输出端口设计 | 3.9 教学视频 |
| 第三章 数字电路 | 3.10 集成块与外部电路的匹配 | 3.10 教学视频 |
| 第四章 组合逻辑设计原理 | 4.1 开关代数的公理和定理 | 4.1 开关代数的公理和定理 （教学视频） |
| 第四章 组合逻辑设计原理 | 4.2 正负逻辑、对偶关系、反演关系的应用 | 4.2 （教学视频） |
| 第四章 组合逻辑设计原理 | 4.3逻辑函数的多种表达形式以及相互之间的... | 4.3 逻辑函数的多种表达形式以及相互之间的关系（教学视频） |
| 第四章 组合逻辑设计原理 | 4.4逻辑函数的卡诺图化简方法-1 | 4.4 逻辑函数的卡诺图化简方法-1 （教学视频） |
| 第四章 组合逻辑设计原理 | 4.5逻辑函数的卡诺图化简方法-2 | 4.5逻辑函数的卡诺图化简方法-2（教学视频） |
| 第四章 组合逻辑设计原理 | 4.6逻辑函数的卡诺图化简方法-3 | 4.6逻辑函数的卡诺图化简方法-3（教学视频） |
| 第四章 组合逻辑设计原理 | 4.7定时冒险 | 4.7定时冒险（教学视频） |
| 第六章 组合逻辑设计- | 6.1 组合逻辑设计-文档标准 | 6.1组合逻辑设计-文档标准1 |
| 第六章 组合逻辑设计- | 6.1 组合逻辑设计-文档标准 | 6.1组合逻辑设计-文档标准2 |
| 第六章 组合逻辑设计- | 6.2 组合逻辑设计-译码器 | 6.2.1 二进制译码器 |
| 第六章 组合逻辑设计- | 6.2 组合逻辑设计-译码器 | 6.2.2 BCD译码器和七段显示译码器 |
| 第六章 组合逻辑设计- | 6.4三态缓冲器 | 6.4 三态缓冲器 |
| 第六章 组合逻辑设计- | 6.5多路复用器 | 多路复用器 |
| 第六章 组合逻辑设计- | 6.6多路分配器和奇偶校验电路 | 多路分配器和奇偶校验电路 |
| 第六章 组合逻辑设计- | 6.7 比较器 | 比较器 |
| 第六章 组合逻辑设计- | 6.7 比较器 | 中规模比较器 |
| 第六章 组合逻辑设计- | 6.8加法器 | 加法器 |
| 第六章 组合逻辑设计- | 6.3 编码器 | 6.3 编码器 |
| 第八章 时序逻辑设计实践 | 8.1 时序逻辑电路的标准文档 | 8.1 时序逻辑电路的标准文档 |
| 第八章 时序逻辑设计实践 | 8.2 集成锁存器和触发器 | 锁存器和触发器 |
| 第八章 时序逻辑设计实践 | 8.3 计数器工作原理 | 计数器工作原理 |
| 第八章 时序逻辑设计实践 | 8.4 二进制计数器的功能特点 | 二进制计数器的功能特点 |
| 第八章 时序逻辑设计实践 | 8.5 计数模块应用1 | 计数模块应用1 |
| 第八章 时序逻辑设计实践 | 8.6 计数模块应用2 | 计数模块应用2 |
| 第八章 时序逻辑设计实践 | 8.7 计数模块应用3 | 计数模块应用3 |
| 第八章 时序逻辑设计实践 | 8.8 移位寄存器的工作原理及应用 | 移位寄存器的工作原理和应用 |
| 第八章 时序逻辑设计实践 | 8.9 移位寄存器构建计数器的工作原理 | 移位寄存器构建计数器的工作原理 |
| 第八章 时序逻辑设计实践 | 8.10 环形计数器的自校正问题 | 环形计数器的自校正问题 |
| 第八章 时序逻辑设计实践 | 8.11 扭环形计数器的设计 | 扭环形计数器的设计 |
| 第八章 时序逻辑设计实践 | 8.12 线性反馈移位寄存器计数器的原理 | 线性反馈移位寄存器计数器的原理 |
| 第八章 时序逻辑设计实践 | 8.13 迭代电路和时序电路的关系 | 迭代电路和时序电路的关系 |
| 第八章 时序逻辑设计实践 | 8.14 序列发生器的设计 | 序列发生器的设计 |
| 第七章 时序逻辑设计原理 | 7.1 时序逻辑电路概述 | 7.1 时序逻辑电路概述 |
| 第七章 时序逻辑设计原理 | 7.2 双稳态器件 | 7.2双稳态器件 |
| 第七章 时序逻辑设计原理 | 7.3 SR锁存器 | 7.3.1 SR锁存器工作原理 |
| 第七章 时序逻辑设计原理 | 7.3 SR锁存器 | 7.3.2 SR锁存器的描述 |
| 第七章 时序逻辑设计原理 | 7.4 D锁存器 | 7.4 D锁存器 |
| 第七章 时序逻辑设计原理 | 7.5 D触发器 | 7.5 D触发器 |
| 第七章 时序逻辑设计原理 | 7.6 其他D触发器 | 7.6 其他D触发器 |
| 第七章 时序逻辑设计原理 | 7.7 JK触发器和T触发器 | 7.7 JK触发器和T触发器 |
| 第七章 时序逻辑设计原理 | 7.8 状态机结构 | 7.8 状态机结构 |
| 第七章 时序逻辑设计原理 | 7.9 时钟同步状态机分析 | 7.9 时钟同步状态机分析 |
| 第七章 时序逻辑设计原理 | 7.10 时钟同步状态机分析2 | 7.10 时钟同步状态机分析2 |
| 第七章 时序逻辑设计原理 | 7.11 时钟同步状态机设计1 | 7.11 时钟同步状态机设计1 |
| 第七章 时序逻辑设计原理 | 7.12 时钟同步状态机设计2 | 7.12 时钟同步状态机设计2 |
| 第七章 时序逻辑设计原理 | 7.13 雷鸟车尾灯 | 7.13 雷鸟车尾灯 |
| 第七章 时序逻辑设计原理 | 7.14 状态机时序 | 7.14 状态机时序 |
课程参数
课程评论
暂无课程评论信息 [发表课程评论]
课程咨询